FPGA開発における「論理合成」の工程で行われる処理はどれか。

HDL（ハードウェア記述言語）で書かれた設計を、論理ゲートの接続情報に変換する

関連記事

関連記事はありません。