FPGAの「タイミング制約」において、クロック信号以外の入出力信号に対して設定する遅延制約はどれか。

入力信号や出力信号の遅延時間を規定する制約