FPGA設計において、異なるクロックドメイン間でデータを受け渡す(CDC: Clock Domain Crossing)際に、メタスタビリティを防ぐために使用すべき回路はどれか。

非同期FIFOやハンドシェイク回路で信号を同期化する