FPGAの内部配線において、タイミングエラー(Setup Violation)を解消するための一般的な手法はどれか。

配線遅延の差によりセットアップ時間が確保できない場合、レジスタでパスを分割する